具高安全性且低耗能之物聯網晶片電路及系統之分析、設計及實作-子計畫一：具硬體安全性及能量效益的物聯網微處理器及記憶體設計之研究( I )

物聯網(IoT)需求將會不停地擴大，而其裝置也會逐步演進成為人工智慧的感知的終端裝置(edge devices)且散佈在人類日常生活周遭。這些終端裝置卻易成為駭客攻擊的最佳目標。由於許多應用會攸關隱私、人身/組織安全及財產，因此確保終端裝置之安全性已是非常迫確的問題。另一方面，IoT裝置一般需要長時間使用，受限於自身有限的電能供應，則必須有低功率消耗技術加入以延長裝置的使用壽命。本子計劃著重於增進終端裝置之微處理器、記憶體及微系統的硬體安全性及能量效益之需求。計劃會從硬體安全(Hardware Security)的角度去思考並提供系統安全性設計以互補軟韌體不足之處。此安全硬體子系統將會使用物理密鑰元件(Physical Unclonable Function，PUF)當作可信賴的基礎(Root of Trust)架構以確保IoT資訊安全。安全防護主要會有下列幾項：1)提供微處理器的Physical Memory Protection (PMP)，一種以硬體為基礎的指令集架構(ISA-based)記憶體存取的安全機制；其他是屬於非指令集架構(non-ISA-based)的防護；2) 提供關鍵硬體模組被不當修改時的防護以降低風險；3) 提供更深一層的具有效能效益的記憶體內容確認機制；4)提供PUF 的防護機制，保護系統的可信賴的基礎。在系統設計上，我們會使用電子系統層級的設計，加速系統的分析以利架構及應用的分析。並輔以ＦＰＧＡ、晶片下線的驗證及總計畫規劃的場域應用。