Half lift-off processes to fabricate a gate electrode of a semiconductor component

Yeong-Her Wang (Inventor)

Research output: Patent

Abstract

揭示一種半導體元件之閘極半舉離製程。形成第一光阻層於半導體元件上,以覆蓋其源極與汲極,第一光阻層圖案化後形成有閘極開孔。之後,沉積金屬層薄膜於第一光阻層上,以形成在閘極開孔內之閘極金屬。之後,形成第二光阻層於金屬層薄膜上,第二光阻層圖案化後形成為在閘極開孔上之蝕刻阻擋墊。經蝕刻金屬層薄膜並同時移除該兩光阻層,以舉離金屬層薄膜在閘極開孔外之部位並顯露閘極金屬與金屬層薄膜之殘留部位。最後,以超音波震盪方式移除該金屬層薄膜之殘留部位。故能提升閘極舉離成功率並改善舉離時光阻對金屬層薄膜厚度比例的限制。
Original languageEnglish
Patent numberI505378
Publication statusPublished - 1800

Cite this

@misc{95212aa24c12472d9e70929dd21d056a,
title = "Half lift-off processes to fabricate a gate electrode of a semiconductor component",
abstract = "揭示一種半導體元件之閘極半舉離製程。形成第一光阻層於半導體元件上,以覆蓋其源極與汲極,第一光阻層圖案化後形成有閘極開孔。之後,沉積金屬層薄膜於第一光阻層上,以形成在閘極開孔內之閘極金屬。之後,形成第二光阻層於金屬層薄膜上,第二光阻層圖案化後形成為在閘極開孔上之蝕刻阻擋墊。經蝕刻金屬層薄膜並同時移除該兩光阻層,以舉離金屬層薄膜在閘極開孔外之部位並顯露閘極金屬與金屬層薄膜之殘留部位。最後,以超音波震盪方式移除該金屬層薄膜之殘留部位。故能提升閘極舉離成功率並改善舉離時光阻對金屬層薄膜厚度比例的限制。",
author = "Yeong-Her Wang",
year = "1800",
language = "English",
type = "Patent",
note = "I505378",

}

TY - PAT

T1 - Half lift-off processes to fabricate a gate electrode of a semiconductor component

AU - Wang, Yeong-Her

PY - 1800

Y1 - 1800

N2 - 揭示一種半導體元件之閘極半舉離製程。形成第一光阻層於半導體元件上,以覆蓋其源極與汲極,第一光阻層圖案化後形成有閘極開孔。之後,沉積金屬層薄膜於第一光阻層上,以形成在閘極開孔內之閘極金屬。之後,形成第二光阻層於金屬層薄膜上,第二光阻層圖案化後形成為在閘極開孔上之蝕刻阻擋墊。經蝕刻金屬層薄膜並同時移除該兩光阻層,以舉離金屬層薄膜在閘極開孔外之部位並顯露閘極金屬與金屬層薄膜之殘留部位。最後,以超音波震盪方式移除該金屬層薄膜之殘留部位。故能提升閘極舉離成功率並改善舉離時光阻對金屬層薄膜厚度比例的限制。

AB - 揭示一種半導體元件之閘極半舉離製程。形成第一光阻層於半導體元件上,以覆蓋其源極與汲極,第一光阻層圖案化後形成有閘極開孔。之後,沉積金屬層薄膜於第一光阻層上,以形成在閘極開孔內之閘極金屬。之後,形成第二光阻層於金屬層薄膜上,第二光阻層圖案化後形成為在閘極開孔上之蝕刻阻擋墊。經蝕刻金屬層薄膜並同時移除該兩光阻層,以舉離金屬層薄膜在閘極開孔外之部位並顯露閘極金屬與金屬層薄膜之殘留部位。最後,以超音波震盪方式移除該金屬層薄膜之殘留部位。故能提升閘極舉離成功率並改善舉離時光阻對金屬層薄膜厚度比例的限制。

M3 - Patent

M1 - I505378

ER -