THREE DIMENSION INTEGRATED CIRCUIT TESTING SYSTEM AND METHOD THEREOF

Kuen-Jong Lee (Inventor)

Research output: Patent

Abstract

本發明係有關於一種三維積體電路測試系統及其方法,包括有一測試介面與解碼單元、一控制訊號產生單元,以及一測試流程執行單元;測試介面與解碼單元接收三維積體電路測試系統所需之測試向量,控制訊號產生單元可於特定測試模式下產生三維積體電路測試所需之控制訊號,其中特定測試模式可為堆疊前測試模式、矽穿孔測試模式,以及堆疊後測試模式等,測試流程執行單元則傳送測試向量至三維積體電路,並接收三維積體電路回傳之測試結果,以與預期測試結果進行比對;
Original languageEnglish
Patent numberI530701
Publication statusPublished - 1800

Cite this

@misc{cb0e500cd48b40428827eaa6d502e59c,
title = "THREE DIMENSION INTEGRATED CIRCUIT TESTING SYSTEM AND METHOD THEREOF",
abstract = "本發明係有關於一種三維積體電路測試系統及其方法,包括有一測試介面與解碼單元、一控制訊號產生單元,以及一測試流程執行單元;測試介面與解碼單元接收三維積體電路測試系統所需之測試向量,控制訊號產生單元可於特定測試模式下產生三維積體電路測試所需之控制訊號,其中特定測試模式可為堆疊前測試模式、矽穿孔測試模式,以及堆疊後測試模式等,測試流程執行單元則傳送測試向量至三維積體電路,並接收三維積體電路回傳之測試結果,以與預期測試結果進行比對;",
author = "Kuen-Jong Lee",
year = "1800",
language = "English",
type = "Patent",
note = "I530701",

}

TY - PAT

T1 - THREE DIMENSION INTEGRATED CIRCUIT TESTING SYSTEM AND METHOD THEREOF

AU - Lee, Kuen-Jong

PY - 1800

Y1 - 1800

N2 - 本發明係有關於一種三維積體電路測試系統及其方法,包括有一測試介面與解碼單元、一控制訊號產生單元,以及一測試流程執行單元;測試介面與解碼單元接收三維積體電路測試系統所需之測試向量,控制訊號產生單元可於特定測試模式下產生三維積體電路測試所需之控制訊號,其中特定測試模式可為堆疊前測試模式、矽穿孔測試模式,以及堆疊後測試模式等,測試流程執行單元則傳送測試向量至三維積體電路,並接收三維積體電路回傳之測試結果,以與預期測試結果進行比對;

AB - 本發明係有關於一種三維積體電路測試系統及其方法,包括有一測試介面與解碼單元、一控制訊號產生單元,以及一測試流程執行單元;測試介面與解碼單元接收三維積體電路測試系統所需之測試向量,控制訊號產生單元可於特定測試模式下產生三維積體電路測試所需之控制訊號,其中特定測試模式可為堆疊前測試模式、矽穿孔測試模式,以及堆疊後測試模式等,測試流程執行單元則傳送測試向量至三維積體電路,並接收三維積體電路回傳之測試結果,以與預期測試結果進行比對;

M3 - Patent

M1 - I530701

ER -