事務式設計模型及其MPEG-2編碼器之應用

Translated title of the thesis: A Transaction-based Design Model and Its MPEG-2 Encoder Design
  • 陳 俊諭

Student thesis: Master's Thesis

Abstract

在多核心的電路中,如何有效率地執行動作成為了重要的議題。最有效率的執行方式是所有核心同時處在工作狀態,盡可避免任一核心處在閒置狀態。然而在所有核心平行執行時,控制相依與資料相依必然產生資料同步的問題,因此系統需要管理機制來處理核心對共用資料存取造成的衝突。 Transactional Memory(TM)確保了特殊電路的獨立性和原子性,可維持系統內的資料同步,還能簡化使用者在電路設計上的複雜度。特殊電路被稱為事務(Transaction),以版本管理機制和衝突管理機制來達成資料同步,並維持獨立性和原子性。版本管理機制用於決定新舊值該如何?放,避免執行前的舊值或執行過程產生的新值在提交前遺失。衝突管理機制用於偵測衝突和解決衝突,避免WAR(讀後寫)、RAW(寫後讀)、WAW(寫後寫)等資料存取上的衝突。 另外預測電路是特殊的平行化程式,針對程式間的相依或動作間的相依進行預測,讓這些程式或動作可以在多核心系統上平行執行。但是預測控制相依或預測資料相依有失敗的風險,因此程式提交時必須循序提交。一旦有衝突,順序在後的程式就必須中止並重新執行。 我們提出了「事務的預測電路模型」(transactional speculative circuit model),利用TM的概念管理多模組平行且預測執行的電路。在原有的電路上加入版本管理和衝突管理所需要的電路,使得該設計可以有效管理衝突並維持正確的執行順序,還能提升執行電路速度。
Date of Award2014 Aug 13
Original languageChinese
SupervisorJer-Min Jou (Supervisor)

Cite this

'