以電壓衰退為導向且能考量多重電壓島之三?平面規劃方法

Translated title of the thesis: Voltage-Island Driven IR-Drop Aware Floorplanning Methodology for 3D ICs
  • 邱 柏揚

Student thesis: Master's Thesis

Abstract

隨著半導體製程的演進,在二維晶片做電路設計遇到越來越多的挑戰,因此越來越多人將三維晶片視為是突破瓶頸的解決方案,其中平面規劃在三維晶片實體設計依然扮演很重要的角色。近年來隨者行動裝置的普及和熱門,消費者越來越重視電力續航之問題,因此發展低?耗的晶片已成為晶片設計中的重要議題。隨者晶片設計中的模組數量增多,晶片的?率密度(power density)更勝以往,造成晶片中動態?率消耗和漏電流?耗等問題更加嚴重,?多用來降低晶片?率消耗的方法相繼被提出,其中多重電壓源是解決此問題的有效方法之一。 過去鮮少有針對三維平面規劃同時考量多重電壓源的相關研究,因為多重電壓源的平面規劃比起傳統平面規劃複雜?多,它不僅需要盡量將相同電壓域的模組?置在鄰近區域以形成一個電壓島來降低電源繞線的複雜度,同時還必須考量訊號線的繞線長度,並且滿足固定框架的限制。本研究提出了一個可以處理多重電壓島之三維平面規劃演算法流程,透過我們的方法所產生的平面規劃,可以有效減少電源規劃階段所需的繞線資源同時減少電路的電壓衰退。
Date of Award2016 Jul 28
Original languageChinese
SupervisorJai-Ming Lin (Supervisor)

Cite this

'