小信號?率金屬氧化半導場效電晶體元件微縮設計與製程研究

Translated title of the thesis: Studies of Small Signal Power MOSFET Device Die Shrink Design and Process
  • 鄭 凱文

Student thesis: Master's Thesis

Abstract

本論文研究在不同的?率金屬氧化半導場效電晶體(Power MOSFET)器件設計準則下,透過對MOSFET元件特性的了解後,利用更高Cell密度的設計準則,並在能維持原有的?能特性前提下,來設計出尺寸更小的元件,在微縮設計過程中,MOSFET元件的幾個重要參數為需克服的障礙,例如: 導通電壓、導通電阻、崩潰電壓、抗靜電能力、動態參數等,所以本研究先透過代工廠提供的設計準則及元件模擬的特性,來找出一些可能的尺寸及製程參數,之後在基於這些條件進行實驗設計(DOE),DOE過程中將依據製程參數的調整與電性的關聯性來逐步修正,以達到符合最終所要的元件特性,因此本研究除了需具備對MOSFET的理論基礎外,對於製程參數變動對電性特性產生的影響趨勢,也必須清楚的掌握,如此才能於較小的面積製作出相同效益的產品。
Date of Award2016 Jul 19
Original languageChinese
SupervisorWen-Shi Lee (Supervisor)

Cite this

'