於固定框架限制下考量多重電壓島之平面規劃方法

Translated title of the thesis: Voltage-Island Driven Floorplanning Methodology with Fixed-outline Constraint
  • 吳 季恆

Student thesis: Master's Thesis

Abstract

隨著製程的不斷進步,單一晶片中可以包含越來越多的電晶體,為了降低設計的複雜度,現在的晶片往往採用階層式 (hierarchical) 的設計,或者重覆使用各種不同的矽智財(Intellectual Property IP) 來建構系統,這使得平面規劃 (floorplan) 在實體設計 (physical design)中變得越來越重要。最近由於消費性電子產品的普及,發展低?耗的晶片已經成為晶片設計中的重要議題,隨著晶片中的模塊區塊越來越多,晶片中的?率密度 (power density) 更勝於以往,這使得系統晶片中的動態?耗 (dynamic power) 及漏電流?耗(leakage power) 等問題也越來越嚴重,因此?多用來降低?耗消耗的方法已相繼被提出,其中的多重電壓源(Multiple Supply Voltage MSV) 是用來解決此問題最有效的技術之一。相較於傳統平面規劃的問題,多重電壓源平面規劃的問題更為困難。為了降低晶片中電壓源繞線的複雜度,並且減少插入電壓位準移位器(Level-Shifter)的困難,使用相同電壓源的模塊必須儘量?放於鄰近的區域,形成一個電壓島。然而過大的電壓島卻又可能使得平面規劃難以實行,並且還會增加晶片設計上的成本,因此,為了能夠同時減少訊號線的繞線線長及考量電壓島內的電壓下降 (voltage drop) 問題,本論文提出一個數學分析的方式,在平面規劃的同時將使用同一電源域的模塊劃適當的區分至多個電壓島中,除此之外,本方法還可以考慮固定框架的限制。實驗結果顯示,我們提出的方法在處理固定框架多重電壓島的平面規劃時,可以獲得不錯的結果。
Date of Award2014 Aug 21
Original languageChinese
SupervisorJai-Ming Lin (Supervisor)

Cite this

'