考慮堆疊式模組之三?平面規劃設計方法

Translated title of the thesis: 3D Floorplanning Methodology Considering Stacked Modules
  • 胡 智堯

Student thesis: Master's Thesis

Abstract

平面規劃在實體設計之中是個非常重要的步驟,隨著半導體製程的演進,為了降低晶片面積、提高元件密度、減少電路的總連線長度,晶片開始往三維的方向去做堆疊,三維晶片成為未來發展的趨勢。如果將模組切割後再?置,可以降低線長與?率消耗,而這些切割後的子區塊會在不同晶片層中對齊,可視為一個立體的堆疊式模組(stacked module)。其中堆疊式記憶體(stacked memory)為現今三?堆疊領域中主要的應用之一,不但能降低其?耗,還能提升存取速度,因此如何在三維平面規劃中去?置各種堆疊式模組就變得非常重要。 本研究中提出了一個可考慮堆疊式模組的三維平面規劃器,它能滿足固定框架的限制條件。我們採用兩階段式的平面規劃方法,在全域階段使用數學最佳化的分析,將模組均勻的分散在各晶片層並同時最小化線長,接著在合法化階段利用限制圖(constraint graph)結合整數線性規劃(integer linear programming ILP)的方法,建立模組之間的相對關係並維持住全域階段優良的線長,其中我們還將彈性模組(soft module)的面積限制轉換成線性表示式,使得求解的過程更有效率。由實驗的結果證明,我們的總繞線長度不但優於Co-place,還可以在三維晶片中?置堆疊式模組,而且執行速度也較使用凸面最佳化(convex optimization)的方法更為快速。
Date of Award2015 Aug 17
Original languageChinese
SupervisorJai-Ming Lin (Supervisor)

Cite this

考慮堆疊式模組之三?平面規劃設計方法
智堯, 胡. (Author). 2015 Aug 17

Student thesis: Master's Thesis