逐漸逼近式類比數位轉換器之內建自我測試電路設計

Translated title of the thesis: Design of Built-In Self-Test for Successive Approximation Register Analog-to-Digital Converters
  • 趙 安生

Student thesis: Doctoral Thesis

Abstract

本論文主要針對逐漸逼近式類比數位轉換器開發內建自我測試電路,以完成線性度測試,包含微分非線性及積分非線性。 一個嵌入式測試訊號源經設計並實作於逐漸逼近式類比數位轉換器內部,以實現一個可測性設計,其基本原理乃是利用逐漸逼近式類比數位轉換器內部之數位類比轉換器,以實現一個區段線性的測試訊號源,基於數位類比轉換器硬體之重覆使用,此一訊號源僅需少量額外面積,相較於逐漸逼近式類比數位轉換器,此內建訊號源之可測性設計僅增加12 4%之面積。另外,若將此可測性設計與圖樣產生器及輸出響應分析器結合,則可完成內建自我測試之?能。 另外,為了再進一步降低於內建自我測試電路中設計訊號源的需求,本論文亦提出一個藉由量化逐漸逼近式類比數位轉換器內電容陣列比例的方法,達到不需額外訊號源,而完成線性度估計。首先,由圖樣產生器產生數位控制碼,以設定逐漸逼近式類比數位轉換器內電容陣列,使電容陣列兩端產生相應於個別電容比例之電壓差,此電壓差經由設計於比較器上之量化電路,進行量化,接著配合所推導出來的映射關係,輸出線性度估計之結果,包括微分非線性及積分非線性,而完成整體內建自我測試電路之設計。
Date of Award2014 Sep 2
Original languageChinese
SupervisorSoon-Jyh Chang (Supervisor)

Cite this

'