適用於RISC32之浮點數協同處理器

Translated title of the thesis: A Vector Floating-point Coprocessor for RISC32
  • 林 威宏

Student thesis: Master's Thesis

Abstract

本論文主要以 ARM VFPv2 指令集架構建構一暫存器轉移層級(RTL)之高速浮點數協同處理器,以四級管線化的架構實現,並附加上危障前饋處理。 我們將實驗室日前發展的 NCKU-RISC32 CPU 經由 Coprocessor Interface 與浮點數協同處理器連結,使 NCKU-RISC32 CPU 具有硬體支援浮點運算的能力,藉以提高 CPU 於浮點運算上的性能。 在整體系統架構中,我們要針對 VFPv2 指令集中的三大類指令 (Data processing、Load & Store、Register transfer Instruction) 來做整體架構的規畫。另外在管線結構中對於 Data Hazard 的處理不但關係到整體動作的正確性,對於效能也具有極大的影響。對此我們針對 Data Hazard 問題設計 Forwarding unit 電路來解決。我們用 NC Verilog-Simulator 模擬出運算的結果並比較運算的性能,使用 ARM Real View Debugger3 1 來驗證運算的結果。最後燒入到 FPGA 開發版進行?能測試。根據實驗的結果,含有浮點數協同處理器的 CPU 可以提高執行速度平均達到5 5倍以上。
Date of Award2014 Aug 26
Original languageChinese
SupervisorChung-Ho Chen (Supervisor)

Cite this

適用於RISC32之浮點數協同處理器
威宏, 林. (Author). 2014 Aug 26

Student thesis: Master's Thesis