針對全客戶設計數位電路能考量設計規則驗證之細部繞線器

Translated title of the thesis: DRC Aware Detailed Router for Digital Circuits in Full-Custom Design
  • 王 郁仁

Student thesis: Master's Thesis

Abstract

隨著製程技術的發展,電晶體單位密度的提升使得單一晶片可以容納更多的電路,同時也為實體設計的過程帶來更多的挑戰。隨著電路的複雜度不斷地增加,繞線階段所消耗的時間在整個晶片實體化的比例越來越高,使得如何有效率地進行繞線變成相當重要的議題。目前全客戶設計的電路涵?數位及類比兩個部分,一般皆由佈局工程師進行人工的?置及繞線,其中數位電路的部分其元件數及連線數往往遠大於類比電路,因此佈局設計所需消耗的時間及品質非常依賴設計者的經驗與判斷,然而即使是有相當經驗的工程師仍然需要花費相當多的時間進行佈局。因此,本論文針對全客戶設計的數位電路提出一個繞線自動化的設計流程,在給定的?置下,同時考量繞線擁塞與線長進行繞線,可以同時考量到所有的連線並合理的分配繞線資源,並在滿足製程的設計規則下,完成所有的繞線。經由實驗結果可以看到程式執行的時間相較於人工進行佈局所花費的時間也有顯著的提升。將整個流程以C++及Tcl/Tk實現,並在Synopsys? Laker3?上自動產生繞線結果。
Date of Award2014 Aug 18
Original languageChinese
SupervisorJai-Ming Lin (Supervisor)

Cite this

'