每年專案
個人檔案
學歷
- 2011 美國加州大學博克萊分校電機資訊工程博士
研究專長
- 負電容場效電晶體之元件模型
- 鮨式場效電晶體及 UTBSOI 電晶體之元件模型
- 人工智慧 / 深度學習之硬體實現
- 金屬-氧化物-金屬元件製程實作與電阻式記憶體應用
- 半導體製程及元件物理之數值模擬 (TCAD)
經歷
- 2008年7月~2008年9月 美國 IBM Fishkill 實習工程師
- 2010年1月~2010年5月 美國 IBM 華生實驗室實習研究員
- 2011年8月~2015年8月 美國 IBM 華生實驗室研究員
- 2015年8月~迄今 國立成功大學電機系微電子所助理教授
與 UN SDG 相關的專業知識
聯合國會員國於 2015 年同意 17 項全球永續發展目標 (SDG)，以終結貧困、保護地球並確保全體的興盛繁榮。此人的作品有助於以下永續發展目標：
指紋
查看啟用 Darsen Lu 的研究主題。這些主題標籤來自此人的作品。共同形成了獨特的指紋。
- 1 類似的個人檔案
過去五年中的合作和熱門研究領域
國家/地區層面的近期外部共同作業。按一下圓點深入探索詳細資料，或
專案
- 9 已完成
-
以前瞻非揮發性記憶體為中心適用於大規模平行化之容錯且可重組的異質運算平台-非揮發記憶元件之計算記憶體電路模型
Lu, D. (PI)
21-08-01 → 22-07-31
研究計畫: Research project
-
-
-
-
-
A Hardware Friendly Variation-Tolerant Framework for RRAM-Based Neuromorphic Computing
Gu, F. Y., Yang, C. H., Lin, I. C., Chang, D. W., Lu, D. D. & Schlichtmann, U., 2024, 於: IEEE Transactions on Circuits and Systems I: Regular Papers. 71, 12, p. 6419-6432 14 p.研究成果: Article › 同行評審
2 引文 斯高帕斯（Scopus） -
CIMulator: Evaluating Neuromorphic Accelerators with HZO FefinFET-Based Synaptic Device
Le, H. H., Lu, H. Y., Baig, M. A., De, S., Lin, I. C. & Lu, D. D., 2024, Proceedings of 2024 7th International Conference on Green Technology and Sustainable Development, GTSD 2024. Institute of Electrical and Electronics Engineers Inc., p. 500-503 4 p. (Proceedings of 2024 7th International Conference on Green Technology and Sustainable Development, GTSD 2024).研究成果: Conference contribution
-
Heterogeneous CFET: A Pathway to CMOS Performance Balance Engineering
Yu, X. R., Lu, W. H., Chang, S. W., Chang, W. H., Lu, D. D., Lee, Y. J., Maeda, T., Wu, W. F., Li, Y. M. & Wang, Y. H., 2024, 2024 IEEE Silicon Nanoelectronics Workshop, SNW 2024. Institute of Electrical and Electronics Engineers Inc., p. 5-6 2 p. (2024 IEEE Silicon Nanoelectronics Workshop, SNW 2024).研究成果: Conference contribution
-
Numerical Simulations of Gate-Granularity- Induced Subthreshold Characteristics Deterioration of MOSFETs Magnified at Cryogenic Temperatures
Kao, K. H., Wang, Z. H., Pai, Y. C., Cheng, C. C., Lu, D. D., Lee, W. J. & Chen, N. Y., 2024, 於: IEEE Access. 12, p. 169748-169754 7 p.研究成果: Article › 同行評審
1 引文 斯高帕斯（Scopus） -
3-D Monolithic Stacking of Complementary-FET on CMOS for Next Generation Compute-In-Memory SRAM
Baig, M. A., Yeh, C. J., Chang, S. W., Qiu, B. H., Huang, X. S., Tsai, C. H., Chang, Y. M., Sung, P. J., Su, C. J., Cho, T. C., De, S., Lu, D., Lee, Y. J., Lee, W. H., Wu, W. F. & Yeh, W. K., 2023, 於: IEEE Journal of the Electron Devices Society. 11, p. 107-113 7 p.研究成果: Article › 同行評審
開啟存取6 引文 斯高帕斯（Scopus）