每年專案
個人檔案
學歷
- 1998 美國加州大學柏克萊分校電機博士
研究專長
- 半導體元件
- 半導體物理
- 元件可靠度
經歷
- 1999~1999 台灣積體電路製造公司主任工程師
- 1999~2003 國立成功大學電機系助理教授
- 2003~2008 國立成功大學電機系副教授
- 2008~ 迄今 國立成功大學電機系教授
- 2011~2014 國立成功大學微電子所所長
指紋
查看啟用 Jone-Fang Chen 的研究主題。這些主題標籤來自此人的作品。共同形成了獨特的指紋。
- 8 類似的個人檔案
網路
國家層面的近期外部共同作業。通過按一下圓點深入探索詳細資料。
專案
- 21 已完成
研究成果
-
Simulation-based study of high-density SRAM voltage scaling enabled by inserted-oxide FinFET technology
Wu, Y. T., Ding, F., Connelly, D., Chiang, M. H., Chen, J. F. & Liu, T. J. K., 2019 四月, 於: IEEE Transactions on Electron Devices. 66, 4, p. 1754-1759 6 p., 8661752.研究成果: Article › 同行評審
-
Characteristics and reliability of metal-oxide-semiconductor transistors with various depths of plasma-induced Si recess structure
Chen, J. F., Tsai, Y. L., Chen, C. Y., Hsu, H. T., Kao, C. Y. & Hwang, H. P., 2018 四月, 於: Japanese Journal of Applied Physics. 57, 4, 04FD01.研究成果: Article › 同行評審
-
High-density SRAM voltage scaling enabled by inserted-oxide FinFET technology
Wu, Y. T., Chiang, M. H., Chen, J. F., Ding, F., Connelly, D. & Liu, T. J. K., 2018 三月 7, 2017 IEEE SOI-3D-Subthreshold Microelectronics Unified Conference, S3S 2017. Institute of Electrical and Electronics Engineers Inc., p. 1-3 3 p. (2017 IEEE SOI-3D-Subthreshold Microelectronics Unified Conference, S3S 2017; 卷 2018-March).研究成果: Conference contribution
2 引文 斯高帕斯（Scopus） -
Investigation of characteristics and hot-carrier reliability of high-voltage MOS transistors with various doping concentrations in the drift region
Tsai, Y. L., Chen, J. F., Shen, S. F., Hsu, H. T., Kao, C. Y., Chang, K. F. & Hwang, H. P., 2018 十一月 13, 於: Semiconductor Science and Technology. 33, 12, 125019.研究成果: Article › 同行評審
-
Simulation-Based Study of Hybrid Fin/Planar LDMOS Design for FinFET-Based System-on-Chip Technology
Wu, Y. T., Ding, F., Connelly, D., Zheng, P., Chiang, M. H., Chen, J. F. & Liu, T. J. K., 2017 十月, 於: IEEE Transactions on Electron Devices. 64, 10, p. 4193-4199 7 p., 8010312.研究成果: Article › 同行評審
16 引文 斯高帕斯（Scopus）