每年專案
個人檔案
學歷
- 1991 美國南加州大學電機博士 Ph.D., Univ. of Southern California, U.S.A.
研究專長
- 超大型積體電路設計與測試 VLSI Design and Testing
- 超大型積體電路電腦輔助設計 VLSI Computer-Aided Design
- 計算機演算法 Computer Algorithms
- 超大型積體電路易測性設計與內建式自我測試VLSI Testable Design and Built-in Self Test
經歷
- 1997-present 國立成功大學電機系教授
- 1991 ~ 1997 國立成功大學電機系副教授
- 2003/8~2004/1 美國史丹福大學訪問教授
與 UN SDG 相關的專業知識
聯合國會員國於 2015 年同意 17 項全球永續發展目標 (SDG)，以終結貧困、保護地球並確保全體的興盛繁榮。此人的作品有助於以下永續發展目標：
指紋
查看啟用 Kuen-Jong Lee 的研究主題。這些主題標籤來自此人的作品。共同形成了獨特的指紋。
- 1 類似的個人檔案
過去五年中的合作和熱門研究領域
國家/地區層面的近期外部共同作業。按一下圓點深入探索詳細資料，或
專案
- 62 已完成
-
具高安全性且低耗能之物聯網晶片電路及系統之分析、設計及實作-總計畫暨子計畫六：數位電路設計及測試架構之安全性分析及防駭技術( II )
Lee, K.-J. (PI)
21-05-01 → 22-04-30
研究計畫: Research project
-
具高安全性且低耗能之物聯網晶片電路及系統之分析、設計及實作-總計畫暨子計畫六：數位電路設計及測試架構之安全性分析及防駭技術( I )
Lee, K.-J. (PI)
20-05-01 → 21-04-30
研究計畫: Research project
-
具高安全性且低耗能之物聯網晶片電路及系統之分析、設計及實作-總計畫暨子計畫六：數位電路設計及測試架構之安全性分析及防駭技術(2/2)
Lee, K.-J. (PI)
19-05-01 → 20-04-30
研究計畫: Research project
-
具高安全性且低耗能之物聯網晶片電路及系統之分析、設計及實作-總計畫暨子計畫六：數位電路設計及測試架構之安全性分析及防駭技術(2/2)
Lee, K.-J. (PI)
19-05-01 → 20-04-30
研究計畫: Research project
-
-
A Universal Sequential Authentication Scheme for TAPC-Based Test Standards
Chen, G. R. & Lee, K. J., 2025, 於: IEEE Transactions on Very Large Scale Integration (VLSI) Systems. 33, 7, p. 1972-1982 11 p.研究成果: Article › 同行評審
-
A Lightweight Memory Protection Scheme with Criticality-Aware Encryption and Embedded MAC for Secure DNN Accelerators
Lin, Y. C. & Lee, K. J., 2024, APCCAS and PrimeAsia 2024 - 2024 IEEE 20th Asia Pacific Conference on Circuits and Systems and IEEE Asia Pacific Conference on Postgraduate Research in Microelectronics Electronics, Proceeding. Institute of Electrical and Electronics Engineers Inc., p. 11-15 5 p. (APCCAS and PrimeAsia 2024 - 2024 IEEE 20th Asia Pacific Conference on Circuits and Systems and IEEE Asia Pacific Conference on Postgraduate Research in Microelectronics Electronics, Proceeding).研究成果: Conference contribution
1 引文 斯高帕斯（Scopus） -
An On-chip High-resolution Delay Measurement Scheme for TSVs in 3DIC
Chen, D. Y., Lee, C. H., Lee, K. J., Tseng, N. H., Hung, H. W. & Yang, H. Y., 2024, APCCAS and PrimeAsia 2024 - 2024 IEEE 20th Asia Pacific Conference on Circuits and Systems and IEEE Asia Pacific Conference on Postgraduate Research in Microelectronics Electronics, Proceeding. Institute of Electrical and Electronics Engineers Inc., p. 74-78 5 p. (APCCAS and PrimeAsia 2024 - 2024 IEEE 20th Asia Pacific Conference on Circuits and Systems and IEEE Asia Pacific Conference on Postgraduate Research in Microelectronics Electronics, Proceeding).研究成果: Conference contribution
-
A Novel Unified Modular Arithmetic Unit for Elliptic Curve Cryptography
Chen, H. Y., Peng, K. Y. & Lee, K. J., 2023, 2023 International VLSI Symposium on Technology, Systems and Applications, VLSI-TSA/VLSI-DAT 2023 - Proceedings. Institute of Electrical and Electronics Engineers Inc., (2023 International VLSI Symposium on Technology, Systems and Applications, VLSI-TSA/VLSI-DAT 2023 - Proceedings).研究成果: Conference contribution
1 引文 斯高帕斯（Scopus） -
Accurate Estimation of Test Pattern Counts for a Wide-Range of EDT Input/Output Channel Configurations
Zheng, S. X., Yeh, C. Y., Lee, K. J., Wang, C., Cheng, W. T., Kassab, M., Rajski, J. & Reddy, S. M., 2022, Proceedings - 2022 IEEE 40th VLSI Test Symposium, VTS 2022. IEEE Computer Society, (Proceedings of the IEEE VLSI Test Symposium; 卷 2022-April).研究成果: Conference contribution