Kuo-Hsing Kao

查看斯高帕斯 (Scopus) 概要

電話886 6 2757575 ext 62419
電子郵件kaofrankmail.ncku.edutw
網站http://www.ee.ncku.edu.tw/subpage_div/teacher_new_2/index2.php?teacher_id=77

每年研究成果

如果您對這些純文本內容做了任何改變，很快就會看到。

學歷

2013 比利時KULeuven大學博士

研究專長

Semiconductor Physics and Devices

經歷

2009-2013 比利時校際微電子中心博士研究員
2014~present 國立成功大學電機系助理教授

指紋

查看啟用 Kuo-Hsing Kao 的研究主題。這些主題標籤來自此人的作品。共同形成了獨特的指紋。

1 類似的個人檔案

1 使用中
8 已完成

量子電子元件與人工智慧於半導體產業之應用 : 機器學習導向之量子傳輸模擬及與現今半導體製程相容之新穎元件製作( V )
Kao, K.
22-02-01 → 23-01-31
研究計畫: Research project
量子電子元件與人工智慧於半導體產業之應用 : 機器學習導向之量子傳輸模擬及與現今半導體製程相容之新穎元件製作( IV )
Kao, K.
21-02-01 → 22-01-31
研究計畫: Research project
量子電子元件與人工智慧於半導體產業之應用 : 機器學習導向之量子傳輸模擬及與現今半導體製程相容之新穎元件製作(3/5)
Kao, K.
20-02-01 → 21-01-31
研究計畫: Research project
量子電子元件與人工智慧於半導體產業之應用 : 機器學習導向之量子傳輸模擬及與現今半導體製程相容之新穎元件製作(2/5)
Kao, K.
19-02-01 → 20-01-31
研究計畫: Research project
量子電子元件與人工智慧於半導體產業之應用 : 機器學習導向之量子傳輸模擬及與現今半導體製程相容之新穎元件製作(2/5)
Kao, K.
19-02-01 → 20-01-31
研究計畫: Research project

1046 引文
17 h-指數
33 Article
25 Conference contribution
1 Paper
1 Comment/debate
更多
- 1 Patent

Inherent Dipole Layer Formation Driven by Surface Energy at Nonplanar Dielectric Interface
Fang, Y., Lee, W. J., Yang, A. C., Chen, G. P., Chen, N. Y. & Kao, K. H., 2021 1月, 於: IEEE Transactions on Electron Devices. 68, 1, p. 294-298 5 p., 9288738.
研究成果: Article › 同行評審
1 引文斯高帕斯（Scopus）
Investigation of the passivation-induced V_TH shift in p-GaN HEMTs with Au-free gate-first process
Tang, S. W., Huang, Z. H., Chen, Y. C., Wu, C. H., Lin, P. H., Chen, Z. C., Lu, M. H., Kao, K. H. & Wu, T. L., 2021 7月, 於: Microelectronics Reliability. 122, 114150.
研究成果: Article › 同行評審
1 引文斯高帕斯（Scopus）
3D integration of vertical-stacking of MoS₂and Si CMOS featuring embedded 2T1R configuration demonstrated on full wafers
Su, C. J., Huang, M. K., Lee, K. S., Hu, V. P. H., Huang, Y. F., Zheng, B. C., Yao, C. H., Lin, N. C., Kao, K. H., Hong, T. C., Sung, P. J., Wu, C. T., Yu, T. Y., Lin, K. L., Tseng, Y. C., Lin, C. L., Lee, Y. J., Chao, T. S., Li, J. Y., Wu, W. F. 及其他3, Shieh, J. M., Wang, Y. H. & Yeh, W. K., 2020 12月 12, 2020 IEEE International Electron Devices Meeting, IEDM 2020. Institute of Electrical and Electronics Engineers Inc., p. 12.2.1-12.2.4 9371988. (Technical Digest - International Electron Devices Meeting, IEDM; 卷 2020-December).
研究成果: Conference contribution
1 引文斯高帕斯（Scopus）
Fabrication of Vertically Stacked Nanosheet Junctionless Field-Effect Transistors and Applications for the CMOS and CFET Inverters
Sung, P. J., Chang, S. W., Kao, K. H., Wu, C. T., Su, C. J., Cho, T. C., Hsueh, F. K., Lee, W. H., Lee, Y. J. & Chao, T. S., 2020 9月, 於: IEEE Transactions on Electron Devices. 67, 9, p. 3504-3509 6 p., 9146737.
研究成果: Article › 同行評審
9 引文斯高帕斯（Scopus）
First demonstration of heterogenous complementary FETs utilizing Low-Temperature (200 °c) Hetero-Layers Bonding Technique (LT-HBT)
Hong, T. Z., Chang, W. H., Agarwal, A., Huang, Y. T., Yang, C. Y., Chu, T. Y., Chao, H. Y., Chuang, Y., Chung, S. T., Lin, J. H., Luo, S. M., Tsai, C. J., Li, M. J., Yu, X. R., Lin, N. C., Cho, T. C., Sung, P. J., Su, C. J., Luo, G. L., Hsueh, F. K. 及其他24, Lin, K. L., Ishii, H., Irisawa, T., Maeda, T., Wu, C. T., Ma, W. C. Y., Lu, D. D., Kao, K. H., Lee, Y. J., Chen, H. J. H., Lin, C. L., Chuang, R. W., Huang, K. P., Samukawa, S., Li, Y. M., Tarng, J. H., Chao, T. S., Miura, M., Huang, G. W., Wu, W. F., Li, J. Y., Shieh, J. M., Wang, Y. H. & Yeh, W. K., 2020 12月 12, 2020 IEEE International Electron Devices Meeting, IEDM 2020. Institute of Electrical and Electronics Engineers Inc., p. 15.5.1-15.5.4 9372001. (Technical Digest - International Electron Devices Meeting, IEDM; 卷 2020-December).
研究成果: Conference contribution
1 引文斯高帕斯（Scopus）

高國興

個人檔案

學歷

研究專長

經歷

指紋

網路

深入探索詳細資料

量子電子元件與人工智慧於半導體產業之應用 : 機器學習導向之量子傳輸模擬及與現今半導體製程相容之新穎元件製作( V )

量子電子元件與人工智慧於半導體產業之應用 : 機器學習導向之量子傳輸模擬及與現今半導體製程相容之新穎元件製作( IV )

量子電子元件與人工智慧於半導體產業之應用 : 機器學習導向之量子傳輸模擬及與現今半導體製程相容之新穎元件製作(3/5)

量子電子元件與人工智慧於半導體產業之應用 : 機器學習導向之量子傳輸模擬及與現今半導體製程相容之新穎元件製作(2/5)

量子電子元件與人工智慧於半導體產業之應用 : 機器學習導向之量子傳輸模擬及與現今半導體製程相容之新穎元件製作(2/5)

Inherent Dipole Layer Formation Driven by Surface Energy at Nonplanar Dielectric Interface

Investigation of the passivation-induced V_TH shift in p-GaN HEMTs with Au-free gate-first process

3D integration of vertical-stacking of MoS₂and Si CMOS featuring embedded 2T1R configuration demonstrated on full wafers

Fabrication of Vertically Stacked Nanosheet Junctionless Field-Effect Transistors and Applications for the CMOS and CFET Inverters

First demonstration of heterogenous complementary FETs utilizing Low-Temperature (200 °c) Hetero-Layers Bonding Technique (LT-HBT)

高 國興

個人檔案

學歷

研究專長

經歷

指紋

網路

專案

研究成果

高國興