!!Projects per year
個人檔案
學歷
- 2013 比利時KULeuven大學博士
研究專長
- Semiconductor Physics and Devices
經歷
- 2009-2013 比利時校際微電子中心博士研究員
- 2014~present 國立成功大學電機系助理教授
與 UN SDG 相關的專業知識
聯合國會員國於 2015 年同意 17 項全球永續發展目標 (SDG)，以終結貧困、保護地球並確保全體的興盛繁榮。此人的作品有助於以下永續發展目標：
-
SDG 7 經濟實惠的清潔能源 -
SDG 9 產業、創新與基礎設施
指紋
查看啟用 Kuo-Hsing Kao 的研究主題。這些主題標籤來自此人的作品。共同形成了獨特的指紋。
- 1 類似的個人檔案
過去五年中的合作和熱門研究領域
國家/地區層面的近期外部共同作業。按一下圓點深入探索詳細資料，或
專案
- 9 已完成
-
量子電子元件與人工智慧於半導體產業之應用 : 機器學習導向之量子傳輸模擬 及 與現今半導體製程相容之新穎元件製作( V )
Kao, K.-H. (PI)
22-02-01 → 23-01-31
研究計畫: Research project
-
量子電子元件與人工智慧於半導體產業之應用 : 機器學習導向之量子傳輸模擬 及 與現今半導體製程相容之新穎元件製作( IV )
Kao, K.-H. (PI)
21-02-01 → 22-01-31
研究計畫: Research project
-
量子電子元件與人工智慧於半導體產業之應用 : 機器學習導向之量子傳輸模擬及與現今半導體製程相容之新穎元件製作(3/5)
Kao, K.-H. (PI)
20-02-01 → 21-01-31
研究計畫: Research project
-
量子電子元件與人工智慧於半導體產業之應用 : 機器學習導向之量子傳輸模擬 及 與現今半導體製程相容之新穎元件製作(2/5)
Kao, K.-H. (PI)
19-02-01 → 20-01-31
研究計畫: Research project
-
量子電子元件與人工智慧於半導體產業之應用 : 機器學習導向之量子傳輸模擬 及 與現今半導體製程相容之新穎元件製作(2/5)
Kao, K.-H. (PI)
19-02-01 → 20-01-31
研究計畫: Research project
-
Achieving high endurance in cryogenic FeMFETs
Lin, C. S., Yang, S., Agarwal, A., Syndikus, J., Lehninger, D., Kao, K. H. & Lederer, M., 2026, 2026 International VLSI Symposium on Technology, Systems and Applications, VLSI TSA 2026 - Proceedings of Technical Papers. Institute of Electrical and Electronics Engineers Inc., (2026 International VLSI Symposium on Technology, Systems and Applications, VLSI TSA 2026 - Proceedings of Technical Papers).研究成果: Conference contribution
-
HZO-based Ferroelectric FinFETs Exhibiting Low Power, Long Retention, and High Endurance (HZO-Based Ferroelectric FinFETs Exhibiting Low Power, Long Retention, and High Endurance (>109 Cycles) Performance at Cryogenic Temperaturesgt;109 Cycles) Performance at Cryogenic Temperatures
Agarwal, A., Liu, J., Hu, V. P. H., Ma, W. C. Y., Kao, K. H. & Su, C. J., 2026, 2026 IEEE International Memory Workshop, IMW 2026 - Proceedings. Institute of Electrical and Electronics Engineers Inc., (2026 IEEE International Memory Workshop, IMW 2026 - Proceedings).研究成果: Conference contribution
-
Improved Endurance in HfZrOx-Based Junctionless FeTFTs Using an Asymmetric Dual-Gate Architecture
Ma, W. C. Y., Su, C. J., Kao, K. H., Cho, T. C., Deng, J. F., Hsieh, Y. L., Hsu, H., Liu, T. C., Xu, A. D. & Tsai, C. H., 2026, 於: IEEE Journal of the Electron Devices Society. 14, p. 304-310 7 p.研究成果: Article › 同行評審
開啟存取 -
Sub-2 nm Equivalent-Oxide-Thickness Ferroelectric Transistors for Cryogenic Memory and Computing
Das, A., Senapati, A., Kumar, G., Lou, Z. F., Müller, J., Maskeen, J. S., Chang, Y. T., Tewari, M., Agarwal, A., Paul, A., Raffel, Y., Maikap, S., Kao, K. H., Agarwal, T., Lashkare, S., Lu, D., Larrieu, G., Lee, M. H. & De, S., 2026 4月 14, 於: ACS nano. 20, 14, p. 10905-10918 14 p.研究成果: Article › 同行評審
開啟存取1 連結會在新分頁中打開 引文 斯高帕斯（Scopus） -
Comprehensive Analysis of Pulse Voltage Stress Effects on Electrical Degradation in Junctionless Ferroelectric Thin-Film Transistors
Ma, W. C. Y., Su, C. J., Kao, K. H., Cho, T. C., Yen, Y. C., Yang, J. M., Li, Y. H., Chen, Y. C., Lin, J. Y. & Chang, H. W., 2025, 於: IEEE Transactions on Electron Devices. 72, 9, p. 4865-4871 7 p.研究成果: Article › 同行評審