每年專案
個人檔案
學歷
- 2001 佛羅里達大學電機暨電腦工程博士
研究專長
- 模型與模擬
- 半導體元件物理
經歷
- 2001~2003 AMD資深元件工程師
- 2003年2月 ~ 2014年1月 國立宜蘭大學電子工程學系助理教授/副教授/教授
- 2014年2月 ~ 2015年7月 國立成功大學電機工程學系副教授
- 2015年08月~ 迄今國立成功大學電機工程學系教授
指紋
查看啟用 Meng-Hsueh Chiang 的研究主題。這些主題標籤來自此人的作品。共同形成了獨特的指紋。
- 1 類似的個人檔案
過去五年中的合作和熱門研究領域
國家/地區層面的近期外部共同作業。按一下圓點深入探索詳細資料，或
專案
- 5 已完成
-
How Fault-Tolerant Quantum Computing Benefits from Cryo-CMOS Technology
Chiang, H. L., Hadi, R. A., Wang, J. F., Han, H. C., Wu, J. J., Hsieh, H. H., Horng, J. J., Chou, W. S., Lien, B. S., Chang, C. H., Chen, Y. C., Wang, Y. H., Chen, T. C., Liu, J. C., Liu, Y. C., Chiang, M. H., Kao, K. H., Pulicherla, B., Cai, J., Chang, C. S., 及其他9, 2023, 2023 IEEE Symposium on VLSI Technology and Circuits, VLSI Technology and Circuits 2023. Institute of Electrical and Electronics Engineers Inc., (Digest of Technical Papers - Symposium on VLSI Technology; 卷 2023-June).研究成果: Conference contribution
-
Modeling of Bilayer-Modulated RRAM and Its Array Performance for Compute-in-Memory Applications
Lee, J. W., Chou, T. C., Chen, P. A. & Chiang, M. H., 2023, (Accepted/In press) 於: IEEE Journal on Exploratory Solid-State Computational Devices and Circuits. p. 1 1 p.研究成果: Article › 同行評審
開啟存取 -
Integration Design and Process of 3-D Heterogeneous 6T SRAM with Double Layer Transferred Ge/2Si CFET and IGZO Pass Gates for 42% Reduced Cell Size
Yu, X. R., Chuang, M. H., Chang, S. W., Chang, W. H., Hong, T. C., Chiang, C. H., Lu, W. H., Yang, C. Y., Chen, W. J., Lin, J. H., Wu, P. H., Sun, T. C., Kola, S., Yang, Y. S., Da, Y., Sung, P. J., Wu, C. T., Cho, T. C., Luo, G. L., Kao, K. H., 及其他11, 2022, 2022 International Electron Devices Meeting, IEDM 2022. Institute of Electrical and Electronics Engineers Inc., p. 2051-2054 4 p. (Technical Digest - International Electron Devices Meeting, IEDM; 卷 2022-December).研究成果: Conference contribution
1 引文 斯高帕斯（Scopus） -
Simulation-Based Study of Low Minimum Operating Voltage SRAM With Inserted-Oxide FinFETs and Gate-All-Around Transistors
Wu, Y. T., Ding, F., Chiang, M. H., Chen, J. F. & Liu, T. J. K., 2022 4月 1, 於: IEEE Transactions on Electron Devices. 69, 4, p. 1823-1829 7 p.研究成果: Article › 同行評審
3 引文 斯高帕斯（Scopus） -
Back-Bias Modulated UTBB SOI for System-on-Chip I/O Cells
Chang, M. Y., Chao, P. Y. & Chiang, M. H., 2021 4月 7, Proceedings of the 22nd International Symposium on Quality Electronic Design, ISQED 2021. IEEE Computer Society, p. 311-316 6 p. 9424294. (Proceedings - International Symposium on Quality Electronic Design, ISQED; 卷 2021-April).研究成果: Conference contribution