每年專案
個人檔案
學歷
- 2002 國立交通大學電子研究所博士
研究專長
- 電腦輔助積體電路設計
- 混合信號積體電路設計、測試與可測試設計
經歷
- 2002年10月~2003年1月 工研院系統晶片中心工程師
- 2003年2月~2008年7月 國立成功大學電機系助理教授
- 2008年8月~2011年7月 國立成功大學電機系副教授
- 2009年1月~2012年12月 國際電機電子工程師學會 固態電路學會台南支會主席
- 2011年8月~2014年7月 國立成功大學電機工廠主任
- 2011年8月~迄今 國立成功大學電機系教授
與 UN SDG 相關的專業知識
聯合國會員國於 2015 年同意 17 項全球永續發展目標 (SDG)，以終結貧困、保護地球並確保全體的興盛繁榮。此人的作品有助於以下永續發展目標：
指紋
查看啟用 Soon-Jyh Chang 的研究主題。這些主題標籤來自此人的作品。共同形成了獨特的指紋。
- 1 類似的個人檔案
過去五年中的合作和熱門研究領域
國家/地區層面的近期外部共同作業。按一下圓點深入探索詳細資料，或
專案
- 25 已完成
-
具高安全性且低耗能之物聯網晶片電路及系統之分析、設計及實作-子計畫三：應用於高安全性且低耗能物聯網系統的類比至數位轉換器之研製( II )
Chang, S.-J. (PI)
21-05-01 → 22-04-30
研究計畫: Research project
-
具高安全性且低耗能之物聯網晶片電路及系統之分析、設計及實作-子計畫三：應用於高安全性且低耗能物聯網系統的類比至數位轉換器之研製( I )
Chang, S.-J. (PI)
20-05-01 → 21-04-30
研究計畫: Research project
-
具高安全性且低耗能之物聯網晶片電路及系統之分析、設計及實作-子計畫三：應用於高安全性且低耗能物聯網系統的類比至數位轉換器之研製(2/2)
Chang, S.-J. (PI)
19-05-01 → 20-04-30
研究計畫: Research project
-
具高安全性且低耗能之物聯網晶片電路及系統之分析、設計及實作-子計畫三：應用於高安全性且低耗能物聯網系統的類比至數位轉換器之研製(2/2)
Chang, S.-J. (PI)
19-05-01 → 20-04-30
研究計畫: Research project
-
-
A 94.3-dB SNDR 184-dB FoMs 4th-Order Noise-Shaping SAR ADC With Dynamic-Amplifier-Assisted Cascaded Integrator
Cheng, K. C., Chang, S. J., Chen, C. C. & Hung, S. H., 2025, 於: IEEE Solid-State Circuits Letters. 8, p. 65-68 4 p.研究成果: Article › 同行評審
6 引文 斯高帕斯（Scopus） -
9.7 A 94.3dB SNDR 184dB FoMs 4th-Order Noise-Shaping SAR ADC with Dynamic-Amplifier-Assisted Cascaded Integrator
Cheng, K. C., Chang, S. J., Chen, C. C. & Hung, S. H., 2024, 2024 IEEE International Solid-State Circuits Conference, ISSCC 2024. Institute of Electrical and Electronics Engineers Inc., p. 180-182 3 p. (Digest of Technical Papers - IEEE International Solid-State Circuits Conference).研究成果: Conference contribution
20 引文 斯高帕斯（Scopus） -
Design and Analysis of an Energy-efficient Duo-Core SRAM-based Compute-in-Memory Accelerator
Chiou, L. Y., Shih, H. M., Hsu, S. H., Sheng, Z. C. & Chang, S. J., 2024, ISCAS 2024 - IEEE International Symposium on Circuits and Systems. Institute of Electrical and Electronics Engineers Inc., (Proceedings - IEEE International Symposium on Circuits and Systems).研究成果: Conference contribution
-
A 7b 4.5GS/s 4× Interleaved SAR ADC with Fully On-Chip Background Timing Skew Calibration
Wang, Y. H. & Chang, S. J., 2023, 2023 IEEE International Solid-State Circuits Conference, ISSCC 2023. Institute of Electrical and Electronics Engineers Inc., p. 274-276 3 p. (Digest of Technical Papers - IEEE International Solid-State Circuits Conference; 卷 2023-February).研究成果: Conference contribution
13 引文 斯高帕斯（Scopus） -
A Low Power Readout Circuit for a Tri-axial Piezoelectric MEMS Accelerometer
Ciou, S. Y. & Chang, S. J., 2023, 2023 International VLSI Symposium on Technology, Systems and Applications, VLSI-TSA/VLSI-DAT 2023 - Proceedings. Institute of Electrical and Electronics Engineers Inc., (2023 International VLSI Symposium on Technology, Systems and Applications, VLSI-TSA/VLSI-DAT 2023 - Proceedings).研究成果: Conference contribution
1 引文 斯高帕斯（Scopus）