增強型超立方體的條件式偵錯度之研究

系統偵錯的問題一直以來都是被廣為探討的互聯網路問題。近年來，隨著超大型積體電路及晶圓整合的研究發展上，常需要在一個晶片上設計一個包含成百上千個處理器的多處理器系統，多處理器系統變得越來越重要且盛行。當多處理器系統的處理器個數的增加，如何保持平行計算系統的可靠度變成一個相當重要的議題，因此系統偵錯的問題也將更顯得重要。在本計畫中，我們繼續對一些知名的網路架構探討它們的條件式偵錯度的問題，也希望藉由一系列嚴謹的數學邏輯推導，幫助我們更了解增強型超立方體網路在條件式偵錯度所需的拓樸架構上的有用性質，期望把我們推導經驗繼續運用在其他更廣泛知名的網路架構中。