高效率全同態加密處理器核心技術研發(II)

全同態加密系統因可以直接對密文進行運算，兼具了雲端資料保護與計算的雙重優勢，因而越來越受到重視。但因此系統之安全性需要建立在複雜與龐大的計算基礎上，在受到廣泛應用之前仍有不少困難待突破，包含相關同態運算演算法的優化及設計高效率且低複雜度硬體加速器。本研究計畫即希望奠基於本人過去多年投注在RSA/ECC密碼處理器設計的經驗與成果，以及目前有關全同態加密系統的開發經驗，進一步研發高效率且兼具低複雜度之全同態加密處理器的核心技術，預期從系統實現與應用的角度來探討全同態加密演算法之硬體架構最佳化，特別是針對複雜度較高的模數交換及重加密函數之運算，及探討如何有效透過明文編碼來提升全同態加密系統的效率。本計劃預期在兩年內完成以下之重點工作：(一)完成明文編碼技術的深入研究，並利用此編碼方法來設計多明文資料平行處理的加密資料運算演算法。(二)從系統實際應用之觀點，進行不同抑制雜訊演算法複雜度之評估與精進，並完成相對應之硬體架構設計。(三)分析應用於各個全同態加密系統的演算法，探討在不同的運算元長度及特殊參數設計之下，如何利用可重組化的電路架構來提升硬體使用率及其效能。(四)完成高效率全同態加密系統的相關設計與系統整合並於FPGA平台上進行驗證。(本申請案是屬於第二年之延續計畫)