A BIST scheme for FPGA interconnect delay faults

Chun Chieh Wang, Jing Jia Liou, Yen Lin Peng, Chih Tsun Huang, Cheng Wen Wu

研究成果: Conference contribution

12 引文 斯高帕斯(Scopus)

指紋

深入研究「A BIST scheme for FPGA interconnect delay faults」主題。共同形成了獨特的指紋。

Engineering & Materials Science