基於混合基因暨模擬退火法能感知繞線擁擠且考量電壓衰退之電源網路規劃法

  • 胡 明全

學生論文: Master's Thesis

摘要

電源網路規劃在實體電路設計中成為越來越重要的議題,隨著製程的進步,在晶片裡的電路元件數量快速增加及連線複雜度大幅提升,會導致?率消耗更加嚴重及繞線困難增加。由於電源網路會佔據繞線資源,如果在電路元件?置與細部繞線完成後,才去調整電源網路是很費時及費力的事情,因此如何在滿足電壓衰退與電遷移效應的限制下預留更多繞線資源,以利繞線階段使用是很重要的。由於早期的研究較少探討符合電壓衰退條件下的電源網路面積如合計算及預留更多繞線資源。因此,本論文提出一個電源網路規劃的流程,其主要分為兩部分,第一部分為提出如何計算在符合電壓衰退條件下的電源網路面積,第二部分則提出混合基因暨模擬退火法來調整電源限段之線寬及選擇更好的?放位置,以達到更好的可繞度。實驗結果證明本論文的方法可以在符合電壓衰退條件下提升繞線階段的可繞度。
獎項日期2016 七月 28
原文???core.languages.zh_ZH???
監督員Jai-Ming Lin (Supervisor)

引用此

'