採用堆疊開關?率級之數位降壓晶片設計

  • 陳 育煌

學生論文: Master's Thesis

摘要

本論文針對可攜式產品應用,實現一個除了外掛的濾波器外,全晶片化的數位控制的降壓型電源轉換器,並且使用堆疊式?率電晶體的技巧,可以使用標準製程實現可應用於鋰電池(Li-ion battery)輸入電壓範圍(2 7V~4 2V),輸出電壓為1V,而不會超過本論文使用的製程─TSMC 0 18-μm 1P6M的耐壓上限。此外本論文提出與其他使用堆疊式?率電晶體論文不同的偏壓/驅動方式,使電源轉換器在重載或鋰電池輸入電壓較低的情況時的導通損耗降低,提升電源轉換器系統效率並延長可攜式產品的使用時間。另外為了達到快速驗證混合訊號電路的正確性,在模擬數位電源轉換器的時候將複雜的類比-數位轉換器電路簡化成Verilog-A模型,使模擬時可以跳脫電晶體層級的複雜計算。此方法將可以加速未來設計複雜的數位控制時,驗證數位RTL code正確性的時間不會被類比-數位轉換器拖累。 晶片量測時的負載電流範圍為100mA~500mA,電源轉換器在全抽負載電流範圍都為連續電流模式。從量測結果顯示本論文實現的數位降壓轉換晶片可以操作在輸入電壓為2 7V~4 2V的情況,可以證明提出的堆疊式?率電晶體的驅動方式有正常工作,並且可以改善重載時或鋰電池輸入電壓較低時的系統效率。
獎項日期2016 1月 28
原文???core.languages.zh_ZH???
監督員Chien-Hung Tsai (Supervisor)

引用此

'