熱處理對高分子聚合物晶圓接合後矽穿孔銅結構與失效特性之影響研究

摘要

三維晶片( 3D IC )技術以矽穿孔( Through-Silicon Via TSV )做為核心建構的垂直式晶片封裝技術，能將?能各異的晶片以堆疊的方式連接，達成高線路密度與多?能的需求。TSV結構做為導線容易在通電時產生熱，使各層材料因為熱膨脹係數不同而產生熱應力，促使整個結構的失效並產生缺陷，而雙層堆疊的晶圓在介面的應力影響更為劇烈，本文想要透過製作不同環境下接合的雙層堆疊試片後，利用時間相依介電層熱破壞實驗( Time Dependent Dielectric Break down TDDB )的電流-時間曲線來了解製程條件對試片的影響，再藉由模擬與實驗驗證後，以期能推廣至不同溫度與電壓條件得到試片的可行工作區域。 實驗上首先以生物晶片( Bio Chip )為發想，透過KOH濕蝕刻將晶圓薄化至120μm左右後，以高分子凝膠BCB ( Benzocyclobutene )將兩片晶圓進行堆疊，使用快速退火爐( Rapid Thermal Annealing Furnace RTA )製作四種不同環境下接合試片，分別為一般大氣下、通入氮氣(N2)、真空度( 2×10-2 torr )’、高真空度( 5×10-5 torr )，以感應式耦合電漿離子蝕刻系統( Inductive Coupled Plasma Etching System )製作出直徑25μm、深160μm的高深寬比圓形導孔，填入700nm的鈦金屬阻障層( Barrier layer )與200nm的二氧化矽介電層( Dieletric layer )，最終利用電鍍方式的孔洞填銅來完成導線製作。熱破壞實驗則是利用一加熱載盤對試片加熱並施加定電壓進行100秒，直到到達崩潰電流為止，從中取得電流-時間曲線後搭配模擬來得知各層破壞時間與測試電壓值。 觀察熱破壞所取得的電流-時間曲線，可知高真空度下環境接合的試片擁有高耐壓且工作時間較長，證明腔體環境對介面的影響。電流變化模擬與實驗之結果比對後，發現數值相互吻合，由此可證實數值分析模型的正確性，因此模型建立後，可以調變不同的製程溫度與測試電壓，得到相對應的電流-時間曲線，此曲線之下面積代表不會產生電流崩潰即為各試件工作區域。

獎項日期	2017 8月 22
原文	???core.languages.zh_ZH???
監督員	Jen-Fin Lin (Supervisor)