能考慮預先?置模塊之巨集電路合法器

  • 陳 發大

學生論文: Master's Thesis

摘要

隨著半導體製程技術進步,現今的系統級單晶片(System-on-Chip)廣泛地使用矽智財電路(Intellectual Property),其中包含類比模組、嵌入式記憶體、I/O連接埠等巨集電路。除此之外,晶片中還有?多預先?置的模組(Preplaced macro),使得晶片的形狀從原本的矩形變成了不規則形,大幅度提高混合尺寸電路?置的複雜度。現有的文獻大多對於現代的混合型晶片並沒有有效的?置。因此本篇論文針對這些問題,提出了一個新的模組?置方法。我們所提出的巨集電路合法器同時優化了線長、可繞度,以及標準邏輯閘的?置區域。我們提出了區域結構,它能描述模組周圍的情形,基於這個結構,我們可以有效地找到模組的合法化位置,且在之後的過程中能夠減少?置後產生的浪費區域(Deadspace),以優化標準邏輯閘?置的區域面積。我們的實驗利用工業界的電路並且根據電子設計自動化軟體進行標準邏輯閘?置和繞線,實驗結果證實,本論文提出的演算法接近實際業界的?置結果。
獎項日期2017 十一月 3
原文???core.languages.zh_ZH???
監督員Jai-Ming Lin (Supervisor)

引用此

'