本論文呈現一個內建晶片上參考電源緩衝器且使用本論文所提出之「低複雜度碼相依參考電源漣波抑制(LCRRS)技術」之十一位元每秒取樣二千萬次的單通道逐漸趨近式類比數位轉換器。 本論文所提出之技術，能夠抑制使用常見電容切換方法的逐漸趨近式類比數位轉換器中所有的碼相依參考電源擾動。此外，與其他類似技術相較，其所需之補償電路複雜度，隨著切換步驟號碼只會線性上升，而非指數上升，因此能夠只使用少量的額外硬體，就能抑制差動非線性中的喇叭狀特徵，而且進一步節省參考電源產生器之?耗。 本設計以台積電180奈米CMOS標準1P6M製程實作晶片，其核心電路面積佔了0 563 mm2。使用本技術在1 8伏特電源供應、每秒二千萬次的取樣頻率及奈奎氏輸入頻率下，有效位元為10 33位元且總消耗?率為3 132毫瓦，每次的資料轉換所消耗的能量為121 7 fJ。使用本技術的差動及積分非線性，分別為 0 74/-0 70 LSB 和 0 67/-0 73 LSB，有別於未使用本技術的4 06/-1 00 LSB 和 INL of 4 19/-3 80 LSB。量測結果更近一步顯示，本技術能夠降低靜態效能對參考電源緩衝器?耗之敏感度。
An 11-bit 20MS/s SAR ADC Using a Low-complexity Code-dependent Reference Ripple Suppression Technique
皓昇, 吳. (Author). 2019
學生論文: Doctoral Thesis